그려보는 베릴로그

1. AI 기반 하드웨어 설계반도체 설계 과정에서 인공지능(AI)의 활용이 급격히 증가하고 있습니다. 예를 들어, 반도체의 설계도 Layout을 진행하는 PnR (placement & routing)과 같은 복잡한 작업을 EDA Tool 에서 제공해 AI가 자동화 인간의 실수를 줄이고 설계를 정밀하게 수행할 수 있게 되었습니다. 또한, AI를 활용하면 기존 설계에서 발견하지 못했던 효율성 문제를 해결할 수 있어 복잡한 시스템의 설계를 도와주고 있습니다. 2. AI 하드웨어에서의 열 관리 (TDP, Thermal Design Power )AI 하드웨어들이 점점 더 복잡해지고 있어 열 문제는 도전 과제가 되었습니다. AI 칩은 막대한 연산을 처리하면서 많은 열을 발생시키는데 쿨링 팬을 통한 열관리는  이를 ..

안녕하세요 이번 연재는 PCIe 규격과 다가올 칩렛시장에서의 UCIe규격에 대해서 말해볼까 합니다.PCIe란 무엇일까?Peripheral Component Interconnect Express(PCIe)는 Board와 Chip간의 통신에 있어서 직렬통신기법의 프로토콜입니다.컴퓨터를 조립해보신 분들은 잘 알겠지만 컴퓨터를 이루고 있는 것은 단순히 Processing unit인 CPU 뿐 아니라 다양한 칩(GPU, Memory, LDO)등 다양한 부품들로 이루어져 있습니다. 또한 이들은 독립적으로 존재 하고 있는것이 아닌 하나의 시스템으로서 존재합니다. 하지만 개별적인 주변의 다양한 신호들이 적절한 통신프로토콜이 없이 신호를 주고 받는다면 이는 하나의 시스템으로서 실패로 이어지게 됩니다. 이러한 통신 규격을..

안녕하세요 이번연재는 HBM 및 PIM 패키징에 있어 핵심인 TSV(Through Silicon Via)와 앞으로 다가올 기술인 TGV (Through Glass Via) 에 대해서 말씀드릴려고 합니다. 이러한 Advaced Package에는 몇가지 집고 넘어가야할 Factor들이 있습니다. 전기적 요소 (Electronical Factor)1. 얼마나 수직 연결을 짧고 많이 가져갈수 있을 것 인가 2. 얼마나 Noise에 취약함을 Management 할 수 있을 것인가 물리적 요소 (MechanicalFactor)1. 얼마나 Processing Unit(Logic Die)들과 열팽창 계수가 같을 것 인가 2. 얼마나 물리적으로 깨지지 않고 연결을 할 수 있을 것 인가실리콘 인터 포져의 특징TSV는 Si..

안녕하세요 이번 연재는 PIM과 관련된 3D 적층형 IC에 대해서 말해볼까 합니다.3D Integration이 주목받는 이유1. IC의 대역폭 문제- 칩이 가지는 데이터 전송량을 늘리기고 단위 시간당 데이터 처리량을 높이고 싶기 때문에 더 많은 Input Output 단자가 필요합니다. 이러한 과정에서 더 빠른 전달을 위해서 짧은 거리를 이동해야 하기 때문에 Z- 방향으로의 3D 배선을 필요로 합니다.2. Cost - 한 칩에 모든 기능을 넣으려면 칩 다이가 커질수 밖에 없습니다. 이는 Wafer의 수율문제가 발생하기 때문에 비용적으로 무리가 있습니다. 이러한 칩 디자인에서 더 작은 다이를 사용하는 방법이 유리합니다. 따라서 더 작은 칩과 수직 방향의 배선으로 system 을 구성하게 하는 것 입니다.3..

안녕하세요 이번 연재는 Intel의 파운드리 전략 Power Via 관련된 주제로 다루어 보려고 합니다. 실제로 Intel은 TOP2 체제인 TSMC(Taiwan Semiconductor Manufacturing Co., Ltd) VS 삼성 파운드리 체제로 가기전 파운드리 경쟁에서 우열을 가리던 기업이었습니다. 최선단 공정 경쟁에서 밀려난 Intel은 현재 새로운 방식의 Foundry 서비스로 파운드리 전쟁에 다시 참전 선언을 했습니다. 1, Power Via란 무엇일까Power Via란 칩 배선과 신호의 배선을 함께 두지 않고 따로두어 전력 공급망의 안정성을 제고하는 방법론입니다.우리가 잘알고 있는 Chip의 Power는 일정한 DC 전원을 사용해 신호 전달을 합니다.이때 전통적인 전력 전달은 아래와 ..

이번 글에서는 우리가 설계한 로직이 어떻게 FPGA에서 작동하는지에 대해 이야기하려고 합니다.최초의 FPGA 디바이스, XC2064. (출처: https://semiwiki.com/fpga/290990-reverse-engineering-the-first-fpga-chip-xilinx-xc2064/) 여러분들은 이미 FPGA가 무엇인지 아주 조금은 알고 계실 겁니다. 어쩌면 학교 수업 시간에 혹은 다른 기회로 FPGA 개발보드를 써 보신 분들도 계실 것 같습니다. 간단히 설명하자면, FPGA는 "다양한 디지털 회로를 탑재할 수 있는 재사용 가능한 칩"입니다. 우리가 만든 회로를 FPGA에 "프로그램"해서 마치 실제 칩을 만든 것처럼 쓸 수 있습니다. 또 얼마든지 다른 디자인으로 바꿔 넣을 수도 있습니다...

학교 수업에서 여러분이 어떤 목적으로 truth table을 작성하고 활용했는지 기억을 한 번 되살려 봅시다. 아마 처음에는 완성된 로직을 보고 이에 대한 truth table을 작성하는 문제부터 접하셨을 겁니다. 반대로, 미리 작성된 truth table을 보고 논리식 또는 회로를 완성하는 문제도 풀어보셨을 겁니다. 나중에는 truth table을 활용해 논리식 또는 회로를 좀 더 단순하게 만들어 보라는 문제도 풀어보셨을 겁니다. ('카르노 맵' 기억하시죠?) 수업 시간에 배운 truth table의 활용 방법 https://www.youtube.com/watch?v=0iQJsKVpSUY  (꼭 보실 필요는 없습니다만... 그래도 혹시나 궁금하시다면!) 수업에서 배운 truth table의 활용 목적은..

앞서 3회에 걸쳐 combinational logic의 대표적인 유형 세 가지를 소개해드렸습니다. 이번에는 로직 설계의 방법에 대해 이야기해볼까 합니다.  로직 블럭을 설계하는 방법은 크게 두 가지로 나눌 수 있습니다.동작의 규칙성을 파악해 구조화한 다음 이를 수식/글/그림 등으로 표현하는 방법. 해당 로직 블럭이 의도된 동작을 할 수 있도록, 블럭의 내부 구조를 만드는 방법.어떤 신호에 어떤 반응을 보이는지를 빠짐없이 명시하는 방법. 즉, 외부에서 관찰 가능한 정보만으로 해당 로직 블럭을 정의하는 방법.각 설계 방법에 대한 아래 예시를 보시면 두 방법의 차이가 바로 느껴질 겁니다.  지금까지는 첫 번째 방법을 써서 로직을 만들고 설명했습니다. 디지털 로직 설계를 배우면서 가장 먼저 접하게 되는, 정석적..

이번 글에서는 Combinational logic의 세 번째 유형, '흐름제어' 로직에 대해 이야기합니다. 이 유형의 로직은 앞의 두 유형과 쓰임새가 조금 다릅니다. 이름에서 알 수 있듯이, '연산'이 아니라 '제어'죠. 입력 신호를 어디로 전달할 것인지 결정해 줍니다. 즉, 전달 경로를 선택하는(제어하는) 로직입니다. 우리가 설계한 디자인을 철도 시스템에 비유해 볼까요. 열차는 '신호'이고 선로는 '노드'라 할 수 있습니다. 처음부터 끝까지 선로가 일자로 쭉 이어져 있다면, 운용하기가 정말 쉬울 겁니다. 선로를 제어할 필요도 없고, 열차는 선로 위로만 달릴 것이니 앞 뒤 간격만 잘 띄워주면 사고 날 일도 없죠. 한바퀴 돌아서 제자리로 연결되는 경우도 마찬가지입니다. 선로가 갈라지거나 합쳐지는 형태라면 ..

Combinational logic의 두 번째 유형, 산술연산 로직에 대해 다뤄보겠습니다. '산술연산' 로직은 덧셈이나 뺄셈 같이 산술적인 계산을 하는 로직을 가리킵니다. 숫자를 입력받아 숫자를 출력하는 로직입니다. 가장 대표적인 예로는 half adder와 full adder가 있습니다.두 adder의 차이점은 'carry 입력'(위 그림에서는 Ci 포트)의 유무에 있습니다. 1-bit full adder는 입력 포트로 받을 수 있는 최대값이 1에 불과하기 때문에 그다지 실용적이지 않습니다. 이걸로는 2+3 같은 계산조차 할 수 없으니까요. 이제 입력포트 A, B의 폭을 3비트로 늘려봅시다. 3비트짜리 두 값을 받아서 더하고 그 결과를 출력해야 합니다. 이 로직은 어떻게 만들 수 있을까요? A, B 포..