카테고리 없음

[반도체 이야기] Advaced Package - TSV(Through Silicon Via)와 Glass Interposer

pioneerist 2024. 7. 7. 14:25

안녕하세요 이번연재는 HBM 및 PIM 패키징에 있어 핵심인 TSV(Through Silicon Via)앞으로 다가올 기술인 TGV (Through Glass Via) 에 대해서 말씀드릴려고 합니다.

 

이러한 Advaced Package에는 몇가지 집고 넘어가야할 Factor들이 있습니다.

 

전기적 요소 (Electronical Factor)

1. 얼마나 수직 연결을 짧고 많이 가져갈수 있을 것 인가

 

2. 얼마나 Noise에 취약함을 Management 할 수 있을 것인가

 

물리적 요소 (MechanicalFactor)

1. 얼마나 Processing Unit(Logic Die)들과 열팽창 계수가 같을 것 인가

 

2. 얼마나 물리적으로 깨지지 않고 연결을 할 수 있을 것 인가

실리콘 인터 포져의 특징

3D Integration IC 예시 -Design and Modeling For 3D IC and Interposer

TSV는 Silicon CMOS level에서의 식각 공정을 통해 수직연결을 하는 Package 공정입니다. 즉, FEOL (Active 소자를 만들어 가는 과정) 이후에 이전 공정에서는 Metalization 공정을 사용해 Routing을 했다면 Silicon Interposer로 만들어진 Substrate로 구성해 많은 입출력 단자들을 수용할수 있게끔 하는 것입니다.

 

Application: 많은 Weight연산을 가지고 있어야하는 HBM(High Bandwidth Memory)와 그러한 Weight 연산을 진행할 PIM(Processing In Memory)에는 Silicon의 Nano scale 장점을 살려줄수 있게끔합니다.

 

글래스 인터포져의 특징 

Glass Interposer Source: Glass interposer technology advances for high density packaging - S. Kuramochi, H. Kudo, +3 authors Y. FukuokaPublished in CPMT Symposium Japan 1 November 2016Engineering, Materials Science

글래스 인터포져는 실리콘 인터포져와는 다르게 유리에 식각공정을 해서 수직 연결을 진행하는 Package 방법입니다. 유기물인 실리콘 Interposer와는 다르게 SiO2의 증착이 필요없어 Resistivity가 큰 좋은 절연체입니다. 

 

Application : HBM 및 PIM등에는 많은 입출력단자가 있습니다. 이때 Coupling 및 Leakage 요소는 Low power 및 Signal Integrity 및 Power Integrity등의 취약점이 됩니다. 이때 좋은 유전물질로 이루어진 TGV기반의 Substrate는 Crosstalk에 강건한 Application을 가지는 Package 기법이 될수 있습니다.

 

3. 서로의 장단점 

R,L,G,C Model의 전송선 모델 - 위키피디아

- 전기적 특성

Loss 측면 

전기적으로 신호전달에 있어서 신호 Level의 저하는 Low Power 및 Signal 전달 측면에 있어서 취약점이 됩니다. 이러한 측면에서 유기물질의 TSV는 좋은 절연물질이 되지 못해 Ground로 빠지는 위 그림의 G성분이 커지게 됩니다. 따라서 TSV는 TGV 기반의 substrate 보다 Loss측면에서 높게 됩니다.

 

또한 이러한 loss가 큰 Package는 RC delay로 인한 ISI(Inter Symbol Interference) 문제가 야기됩니다. 전자공학부 시절 RC회로의 시정수를 생각해보시면 더 큰 R성분이 시정수를 더 짧게 만드는 것을 알 수 있을것입니다. 하지만 Digital Application 특성상 1 Bit의 신호 전송은 Unit Interval 안에 이루어져야하기에 작은 시정수는 뒤 따라올 다음 Bit에 영향을 줄수 있습니다.

 

Crosstalk 측면

전기적으로 선로간 전기적 누화는 얼마나 가까이 있는지와 Return path, Rising time, Sheilding Method등 많은 고려 요소들이 있기 때문에 어떤 상황에 처해 있는지에 따라 다릅니다. 조금 복잡한 이야기 일수도 있을거 같아 자세한 이야기는 생략하겠습니다.

 

- 물리적 특성

열팽창 계수(CTE) 측면

Substrate 기반의 Package는 Logic Die인 Silicon Chip과 Package 사이의 상온과 고온 저온에서 물리적 이격을 최소화 시켜 물리적 연결의 안정성을 추구해야 합니다. 이러한 측면에서 Thermal 계수(CTE)는 물리적 이격이 최소화되기 위한 조건을 갖추기 위해 고려해야할 Factor입니다. 열 팽창 계수 측면에서 동일한 TSV 기반의 Substrate는 동일 온도에서 동일한 휘도를 가집니다. 이와 반대로 Glass는 Silicon과 다른 열팽창 계수를 가지고 있어 온도 가변성에 따른 물리적 연결의 안정성이 떨어지는 측면이 있습니다.

 

또한 열관리 측면에서 Silicon은 148W/mk ,Glass는 1.13W/k로 실리콘은 Glass보다 훨씬 더 빠르고 넓게 열이 전달되어 고온의 Digital Application의 열 방사의 위협에서 안정적인 측면이 있습니다.