그려보는 베릴로그

Boolean Algebra에서 다루는 논리식은 모두 AND, OR, NOT, 이렇게 세 가지 기본 연산자들의 조합으로 이루어집니다. 디지털 로직에서도 "로직 게이트"라고 불리는 부품 또는 소자가 있습니다. 예를 들어, 아래 그림과 같이 AND, OR, NOT 게이트를 꼽을 수 있습니다. 그 외에 (XOR, NAND 등) 더 많은 유형의 게이트가 있지만, 저는 처음 언급한 3개만 따로 묶어서 '기초 논리 소자'라고 부릅니다. 이 소자들은 Boolean Algebra의 기본 연산자와 일대일로 대응됩니다. (이름도 똑같고 기능도 똑같습니다.)  이들은 디지털 로직을 구성하는 가장 기본적인 요소입니다. Boolean Algebra의 논리 연산이 그렇듯, 디지털 로직 역시 제아무리 복잡해도 결국 이 세 가지 소..

여러분은 아마 실물 칩(FPGA나 ASIC)의 회로를 어떻게 만들 수 있는지에 관심이 많을 겁니다. 하지만 제아무리 뛰어난 엔지니어라 해도, 그런 '회로(circuit)'를 아무런 준비 과정 없이 곧바로 만들어낼 수는 없습니다. 눈에 보이고 실제로 작동하는 회로를 만들어내는 일은 생각보다 훨씬 어렵고, 시간도 많이 걸리고, 배워야 할 것도 많습니다. 그래도 "개발 과정은 보통 이렇다"고 간단하게 말할 수는 있겠죠. 저는 아래와 같이 세 단계로 요약하겠습니다.단계 1: 만들고자 하는 대상을 '정의'하기,단계 2: '설계' 작업을 통해 대상을 구체화하기,단계 3: 구체화한 대상을 실물로 '구현'하기. 이번 강의 시리즈, "디지털 로직 설계"에서는 이 중 두 번째 단계인 '설계'를 중점적으로 다뤄보려고 합니다..

전자공학을 전공한 사람에게 대뜸 ‘반도체 설계’라는 말을 꺼내면, 아마 대부분은 ASIC을 먼저 떠올릴 겁니다. 그게 가장 전형적인 유형이라는 얘기죠. 실제로 이 쪽 (디지털 회로의 커스텀 칩 설계) 수요가 압도적으로 많은 것으로 알고 있습니다. 하지만 저는, 일단 처음 배우는 단계에서는 ASIC보단 FPGA부터 다뤄 보시길 추천합니다. 이번 글에서는 FPGA로 시작하기를 추천하는 이유에 대해 정리해 볼까 합니다. ASIC의 한계 한 마디로 정리하자면 ASIC은 혼자서 개발하거나 배울 수 있는 영역이 아니기 때문입니다. 좀 더 자세히 얘기하자면 높은 비용 문제, 역량 및 시간 부족 문제를 꼽을 수 있습니다. 비용 부담이 가장 낮은 IDEC MPW 프로그램에 참여하더라도 수백 만원이 듭니다. 실제 칩 개발..